Sigma-Delta ADC 简单debug过程

Sigma-Delta ADC 简单debug过程

      之前设计Sigma-Delta ADC时出过一些问题,虽然功能正确,但信噪比始终达不到要求,正如前面几篇文章所写的。最终发现问题出现在时序控制上。下面将简单列出debug过程及可能存在的问题。

1.     输入电压范围：信噪比与输入范围有着明显关系。

2.     反馈参考电压：simulink建模的过程中反馈电压相当于对电源作了归一化。

3.     积分器输出摆幅：理想运放需要设置一个合理的vsoft，避免积分器输出溢出。

4.     非交叠时钟：两种时钟是否存在交叠，非交叠时间是否足够。

5.     频率设置：输入频率、采样频率、带宽和过采样率是否一致。

6.     时序控制：这一点在时序一和二中已经有详细介绍。

7.     理想器件设置：按道理理想器件应该是没有问题的,而且效果会更好,所以优先考虑其它可能存在的问题。

转载请注明出处,谢谢!